职位描述
工作职责:
1、负责从Netlist到GDSII的物理设计全流程，包括布局布线、电源规划、时钟树生成、静态时序分析、物理验证、电源网络分析和低功耗设计检查等；
2、解决设计中的时序/拥塞/电压降/电迁移等问题；
3、有机会接触多种不同的设计、参与顶层相关工作，比如全芯片的布局规划以及物理模块划分、Singoff工作等；
4、解决模块的时序/拥塞/电压降电迁移等问题；
5、研究先进工艺特点，开发新的物理设计流程。
任职资格:
1、电子/微电子/通信等相关专业，硕士及以上学历；
2、了解芯片设计实现流程；
3、熟悉集体管电路结构者优先，熟悉数字后端自动布局布线流程者优先，有物理设计相关经验者优先；
4、熟悉Cadence /Synopsys PR工具的使用者优先；
5、熟悉Verilog语言，熟悉Makefile/Tcl/Perl等脚本语言开发者优先；
6、有良好的英语阅读和书面沟通能力，具备认真细致、积极主动的工作态度和良好的团队合作能力。