职位职责： 1. 参与芯片系统架构讨论，负责模块级微架构的设计与定义，撰写设计文档。 2. 负责传感器信号处理及数据路径相关算法的RTL实现、优化与集成。 3. 使用Verilog/SystemVerilog进行数字IP的RTL设计、仿真、调试和性能评估。 4. 协同验证及后端团队，完成综合、形式验证、STA及DFT等工作，确保设计质量。 5. 分析与解决设计、验证及芯片量产过程中的关键技术问题。 6. 编写和维护设计规格、仿真报告等关键技术文档。 任职要求： 1. 微电子、电子工程、计算机相关专业，本科5年或硕士3年以上数字IC设计经验。 2. 精通数字IC前端设计流程和方法学。 3. 精通Verilog/SystemVerilog，具备编写高质量、可综合RTL代码的能力。 4. 熟练使用VCS、DC、PT等主流EDA工具；有FPGA原型验证经验者更佳。 5. 有实际芯片流片（Tape-out）经验者优先。 6. （优先）具备传感器、低功耗设计（UPF）、或相关算法硬件加速经验者优先。 7. （优先）具备Python/Perl/Tcl等脚本编程能力者优先。 8. 具备良好的问题分析、解决能力，以及团队协作和沟通能力。